admin/retroSoC
1
0 Fork 0
mirror of https://github.com/retroSoC/retroSoC.git synced 2026-11-06 14:55:14 +00:00
Code Issues Packages Projects Releases Wiki Activity

feat: modify signals name of top module

Browse Source
This commit is contained in:
maksyuki committed 2025-02-04 17:15:15 +08:00
1 parent ff5e322cb7
commit 7e4c6d915c
1 file changed
+77 -13
Download Patch File Download Diff File Expand all files Collapse all files
fpga/retrosoc_top.v
+77 -13
View File
@@ -11,22 +11,86 @@ module retrosoc_top (
inout flash_io1_io
);
wire clk_core;
wire s_sys_clk;
clk_wiz_0 u_clk_wiz_0 (
.clk_in1 (clk_i),
.clk_out1(clk_core)
.clk_out1(s_sys_clk)
);
retrosoc_asic #(
.MEM_WORDS(256)
) u_retrosoc (
.clk_i (clk_core),
.rst_n_i (rst_n_i),
.uart_rx_i (uart_rx_i),
.uart_tx_o (uart_tx_o),
.flash_csb_o (flash_csb_o),
.flash_clk_o (flash_clk_o),
.flash_io0_io(flash_io0_io),
.flash_io1_io(flash_io1_io)
retrosoc_asic u_retrosoc (
.xi_i_pad (s_sys_clk),
.xo_o_pad (),
.extclk_i_pad (s_sys_clk),
.clkbypass_i_pad (1'b1),
.rst_n_i_pad (rst_n_i),
// HOUSEKEEPING SPI
.hk_sdi_i_pad (1'b0),
.hk_sdo_o_pad (),
.hk_csb_i_pad (1'b0),
.hk_sck_i_pad (1'b0),
// SPI MST
.spi_mst_sdi_i_pad (1'b0),
.spi_mst_csb_o_pad (),
.spi_mst_sck_o_pad (),
.spi_mst_sdo_o_pad (),
// SPI FLASH
.flash_csb_o_pad (flash_csb_o),
.flash_clk_o_pad (flash_clk_o),
.flash_io0_io_pad (flash_io0_io),
.flash_io1_io_pad (flash_io1_io),
.flash_io2_io_pad (),
.flash_io3_io_pad (),
// UART
.uart_tx_o_pad (uart_tx_o),
.uart_rx_i_pad (uart_rx_i),
// I2C
.i2c_sda_io_pad (),
.i2c_scl_io_pad (),
// GPIO
.gpio_0_io_pad (),
.gpio_1_io_pad (),
.gpio_2_io_pad (),
.gpio_3_io_pad (),
.gpio_4_io_pad (),
.gpio_5_io_pad (),
.gpio_6_io_pad (),
.gpio_7_io_pad (),
.gpio_8_io_pad (),
.gpio_9_io_pad (),
.gpio_10_io_pad (),
.gpio_11_io_pad (),
.gpio_12_io_pad (),
.gpio_13_io_pad (),
.gpio_14_io_pad (),
.gpio_15_io_pad (),
// IRQ
.irq_pin_i_pad (1'b0),
// CUST
.cust_uart_tx_o_pad (),
.cust_uart_rx_i_pad (1'b0),
.cust_pwm_pwm_0_o_pad (),
.cust_pwm_pwm_1_o_pad (),
.cust_pwm_pwm_2_o_pad (),
.cust_pwm_pwm_3_o_pad (),
.cust_ps2_ps2_clk_i_pad (1'b0),
.cust_ps2_ps2_dat_i_pad (1'b0),
.cust_qspi_spi_clk_o_pad (),
.cust_qspi_spi_csn_0_o_pad(),
.cust_qspi_spi_csn_1_o_pad(),
.cust_qspi_spi_csn_2_o_pad(),
.cust_qspi_spi_csn_3_o_pad(),
.cust_qspi_dat_0_io_pad (),
.cust_qspi_dat_1_io_pad (),
.cust_qspi_dat_2_io_pad (),
.cust_qspi_dat_3_io_pad (),
.cust_psram_sclk_o_pad (),
.cust_psram_ce_0_o_pad (),
.cust_psram_ce_1_o_pad (),
.cust_psram_ce_2_o_pad (),
.cust_psram_ce_3_o_pad (),
.cust_psram_sio0_io_pad (),
.cust_psram_sio1_io_pad (),
.cust_psram_sio2_io_pad (),
.cust_psram_sio3_io_pad ()
);
endmodule